HDL #2: Testbench dan Simulasi Desain Rangkaian Digital
Sahabat Robonesia, dalam dunia desain rangkaian digital, baik untuk FPGA maupun ASIC, terdapat satu tahapan yang sangat penting sebelum sebuah desain direalisasikan menjadi hardware fisik, yaitu simulasi. Simulasi tidak dapat dipisahkan dari testbench, karena testbench adalah “mesin penggerak” yang membuat simulasi desain rangkaian digital menjadi dapat dilakukan. Bagi pemula, sering muncul pertanyaan: • Apa […]
VHDL #14: FUNCTION dan PROCEDURE dalam Pemrograman VHDL
Sahabat Robonesia, FUNCTION dan PROCEDURE secara kolektif disebut sub-program. Dari sudut pandang konstruksi, keduanya sangat mirip dengan PROCESS (Lihat artikel berjudul “VHDL #10: Kode Program Sequential dalam Pemrograman VHDL“), karena keduanya adalah bagian dari kode program VHDL sequential. Dengan demikian dalam pembuatan FUNCTION dan PROCEDURE, penggunaan pernyataan sekuensial seperti: IF, CASE, dan LOOP diizinkan. […]
VHDL #13: PACKAGE dan COMPONENT dalam Pemrograman VHDL
Sahabat Robonesia, seperti telah disebutkan dalam artikel sebelumnya (VHDL #2: Struktur program VHDL) di dalam pemrograman VHDL dikenal adanya LIBRARY. Library disediakan atau dibuat untuk membuat program menjadi lebih modular karena dengan library, potongan-potongan kode program yang sama dan sering digunakan secara berulang tidak ditulis berulang-ulang di dalam program utama (main code) secara langsung, […]
VHDL #12: Finite State Machine (FSM) dalam Pemrograman VHDL
Sahabat Robonesia, mesin keadaan terbatas atau Finite State Machine (FSM) merupakan teknik pemodelan khusus untuk rangkaian logika sekuensial. Model seperti ini sangat membantu dalam perancangan jenis sistem tertentu, terutama sistem yang tugasnya membentuk urutan yang terdefinisi dengan baik (misalnya, Controller digital). Artikel ini dimulai dengan meninjau konsep-konsep fundamental yang berkaitan dengan FSM. Kemudian, kita […]
VHDL #11: CONSTANT, SIGNAL, dan VARIABLE dalam Pemrograman VHDL
Sahabat Robonesia, pemrograman VHDL menyediakan dua objek untuk menangani nilai data non-statis, yaitu SIGNAL dan VARIABLE. Pemrograman VHDL juga menyediakan cara untuk menetapkan nilai default (statis), yaitu CONSTANT dan GENERIC. CONSTANT dan SIGNAL dapat bersifat global (yaitu, dapat diakses oleh keseluruhan bagian kode program), dan dapat digunakan dalam kedua jenis kode, Concurrent maupun sequential. […]
VHDL #10: Kode Program Sequential dalam Pemrograman VHDL
Sahabat Robonesia, pada dasarnya, kode program VHDL bersifat concurrent atau parallel. PROCESS, FUNCTION, dan PROCEDURE adalah bagian kode yang dieksekusi secara sequential (berurutan). Namun, secara keseluruhan, setiap blok program PROCESS, FUNCTION, dan PROCEDURE tetap concurrent dengan pernyataan pendukung lain yang ditempatkan di luar blok program. Salah satu aspek penting dari kode program sequential adalah […]
VHDL #9: Kode Program Concurrent dalam Pemrograman VHDL
Kode program concurrent adalah kode program VHDL yang dieksekusi secara parallel (bersamaan dalam satu waktu), berbeda dengan kode sequential yang dieksekusi berurutan. Berikut adalah penjelasan tentang cara membuat kode program concurrent menggunakan: Operator. Pernyataan WHEN. Pernyataan GENERATE. Pernyataan BLOCK. 9.1 Membuat Kode Program Concurrent Menggunakan Operator Dalam pemrograman VHDL, operator dapat digunakan untuk melakukan […]
VHDL #8: Kategori Logika dalam Pemrograman VHDL
Sahabat Robonesia, dalam pemrograman VHDL, logika dibagi menjadi dua kategori utama, yaitu Combinational Logic (Logika Kombinasi) dan Sequential Logic (Logika Berurutan). Keduanya memiliki peran penting dalam mendesain rangkaian digital. Berikut adalah penjelasan mengenai kedua jenis logika tersebut: 8.1 Combinational Logic (Logika Kombinasi) 8.1.1 Pengertian Logika Kombinasional Logika kombinasional adalah logika yang outputnya hanya […]
VHDL #7: Kategori Kode Program dalam Pemrograman VHDL
Sahabat Robonesia, dalam pemrograman VHDL, kode program dapat dibagi menjadi dua kategori utama, yaitu Kode program concurrent (paralel) dan Kode program sequential (berurutan). Keduanya memiliki peran penting dalam mendesain rangkaian digital. Berikut adalah penjelasan mengenai kedua kategori kode program tersebut: 7.1 Kode Concurrent (Parallel) 7.1.1 Pengertian Kode Concurrent Kode concurrent adalah kode yang dieksekusi secara […]
VHDL #6: Parameter Generic dalam Pemrograman VHDL
Sahabat Robonesia, parameter GENERIC dalam pemrograman VHDL merupakan mekanisme yang memungkinkan pengguna untuk menentukan nilai-nilai yang akan digunakan oleh suatu komponen (entitas) program VHDL tanpa perlu mengubah arsitektur atau kode internal komponen tersebut. 6.1 Pengertian Parameter GENERIC Parameter GENERIC adalah parameter yang didefinisikan dalam entitas suatu komponen VHDL. Parameter ini digunakan untuk menentukan […]